Microchip Technology CoreJTAGAnvändarhandbok för felsökning av processorer

Microchip Technology Core JTAG Användarhandbok för felsökning av processorer

Introduktion

Kärna JTAG Debug v4.0 underlättar anslutningen av Joint Test Action Group (JTAG) kompatibla processorer med mjuk kärna till JTAG TAP eller General Purpose Input/Output (GPIO) stift för felsökning. Denna IP-kärna underlättar felsökning av maximalt 16 mjuka kärnprocessorer inom en enda enhet, och ger även stöd för felsökning av processorer på fyra separata enheter över GPIO.

Drag

CoreJTAGDebug har följande nyckelfunktioner:

• Ger tyget tillgång till JTAG gränssnitt via JTAG KNACKA.
• Ger tyget tillgång till JTAG gränssnitt genom GPIO-stiften.
• Konfigurerar IR-kodstödet för JTAG tunneldrivning.
• Stöder länkning av flera enheter via JTAG KNACKA.
• Stöder felsökning med flera processorer.
• Främjar separata klock- och återställningssignaler till routingresurserna med låg skevhet.
• Stöder både aktiv-låg och aktiv-hög målåterställning.
• Stöder JTAG Gränssnitt för säkerhetsövervakning (UJTAG_SEC) för PolarFire-enheter.

Kärnversion
Detta dokument gäller CoreJTAGFelsök v4.0

Understödda familjer

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• IGLOO
• IGLOOe/+

Enhetsanvändning och prestanda

Användnings- och prestandadata listas i följande tabell för de enhetsfamiljer som stöds. Uppgifterna i denna tabell är endast vägledande. Den övergripande enhetens användning och prestanda för kärnan är systemberoende.
Tabell 1. Enhetsanvändning och prestanda

Familj	Kakel sekventiell	Kombinato	Total	Utnyttjande Anordning	Totalt %	Prestanda (MHz)
PolarFire	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
IGLOO	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

Notera: Data i denna tabell erhölls med hjälp av Verilog RTL med typiska syntes- och layoutinställningar på -1 delar. Toppnivåparametrar eller generika lämnades i standardinställningarna.

Funktionsbeskrivning

CoreJTAGDebug använder UJTAG svårt makro för att ge tillgång till JTAG gränssnitt från FPGA-tyget. UJTAG hård makro underlättar anslutning till utgången från MSS- eller ASIC TAP-styrenheten från tyget. Endast en instans av UJTAG makro är tillåtet i tyget.
Bild 1-1. CoreJTAGFelsökningsblockdiagram

CoreJTAGDebug innehåller en instansiering av uj_jtag tunnelkontroller, som implementerar en JTAG tunnelkontroller för att underlätta JTAG tunnling mellan en FlashPro-programmerare och en målprocessor med mjuk kärna. Den mjuka processorn är ansluten via den dedikerade FPGA:s JTAG gränssnittsstift. IR-skanningar från JTAG gränssnitt är otillgängliga i FPGA-tyget. Därför krävs tunnelprotokollet för att underlätta IR- och DR-skanningar till felsökningsmålet, som stöder industristandarden JTAG gränssnitt. Tunnelstyrenheten avkodar tunnelpaketet som överförs som en DR-avsökning och genererar en resulterande IR- eller DR-avsökning, baserat på innehållet i tunnelpaketet och innehållet i IR-registret som tillhandahålls genom UIREG. Tunnelstyrenheten avkodar också tunnelpaketet, när innehållet i IR-registret matchar dess IR-kod.

Bild 1-2. Tunnel Packet Protocol

En konfigurationsparameter tillhandahåller konfiguration av IR-koden som används av tunnelstyrenheten. För att underlätta felsökningen av flera processorer med mjuk kärna i en enda design kan antalet tunnelkontroller som instansierats konfigureras från 1-16, vilket ger en JTAG kompatibelt gränssnitt till varje målprocessor. Dessa målprocessorer är var och en adresserbar genom en unik IR-kod som ställs in vid instansieringstillfället.

En CLKINT- eller BFR-buffert instansieras på TGT_TCK-raden för varje målprocessorfelsökningsgränssnitt.

URSTB-linjen från UJTAG makro (TRSTB) befordras till en global resurs inom CoreJTAGFelsökning. En valfri växelriktare placeras på linjen TGT_TRST inom CoreJTAGFelsökning för anslutning till ett felsökningsmål, som sedan förväntas kopplas till en aktiv-hög återställningskälla. Den konfigureras när det antas att den inkommande TRSTB-signalen från JTAG TAP är aktivt låg. Om den här konfigurationen kräver ett eller flera felsökningsmål kommer ytterligare en global routingresurs att förbrukas.

URSTB-linjen från UJTAG makro (TRSTB) befordras till en global resurs inom CoreJTAGFelsökning. En valfri växelriktare placeras på linjen TGT_TRST inom CoreJTAGFelsökning för anslutning till ett felsökningsmål, som sedan förväntas kopplas till en aktiv-hög återställningskälla. Den konfigureras när det antas att den inkommande TRSTB-signalen från JTAG TAP är aktivt låg. TGT_TRSTN är den aktiva låga standardutgången för felsökningsmålet. Om den här konfigurationen kräver ett eller flera felsökningsmål kommer ytterligare en global routingresurs att förbrukas.

Bild 1-3. CoreJTAGFelsök seriella data och klockning

Enhetskedja

Se användarhandböckerna för FPGA-programmering för det specifika utvecklingskortet eller familjen. Varje utvecklingsstyrelse kan arbeta på olika volymertages, och du kan välja att verifiera om det är möjligt med deras utvecklingsplattformar. Dessutom, om du använder flera utvecklingskort, se till att de delar en gemensam grund.

Genom FlashPro Header
För att stödja kedjan av flera enheter i tyget med hjälp av FlashPro-huvudet, flera instanser av uj_jtag krävs. Denna version av kärnan ger tillgång till maximalt 16 kärnor utan behov av manuell instansiering av uj_jtag. Varje kärna har en unik IR-kod (från 0x55 till 0x64) som ger tillgång till den specifika kärnan som matchar ID-koden.

Bild 1-4. Flera processorer i en enda enhet En enhet

För att använda CoreJTAGFelsök på flera enheter, en av enheterna måste bli master. Denna enhet innehåller CoreJTAGFelsök kärnan. Varje processor ansluts sedan enligt följande:
Bild 1-5. Flera processorer på två enheter

För att felsöka en kärna på ett annat kort, JTAG signaler från CoreJTAGDebug flyttas till toppnivåstift i SmartDesign. Dessa kopplas sedan till JTAG signaler direkt på processorn.
Notera: En CoreJTAGDebug, i den andra kortets design, är valfritt. Observera att UJ_JTAG makro och FlashPro-huvudet är oanvända i den andra kortets design.

För att välja en processor för felsökning i SoftConsole, klicka på felsökningskonfigurationerna och klicka sedan på fliken Debugger.

Kommandot, som visas i följande bild, exekveras.

Bild 1-6. Felsökningskonfiguration UJ_JTAG_IRCODE

Den UJ_JTAG_IRCODE kan ändras beroende på vilken processor du felsöker. Till exempelample: för att felsöka en processor i Device 0, UJ_JTAG_IRCODE kan ställas in på 0x55 eller 0x56.

Genom GPIO
För att felsöka över GPIO, parametern UJTAG _BYPASS är valt. En och fyra kärnor kan felsökas över GPIO-huvuden eller stift. För att köra en felsökningssession med GPIO:er från SoftConsole v5.3 eller senare måste felsökningskonfigurationen ställas in enligt följande:
Bild 1-7. Debugger Configuration GPIO

Notera: Om du felsöker över GPIO kan du inte felsöka processorn samtidigt via FlashPro Header eller Embedded FlashPro5, på utvecklingskorten. Till exempelample: FlashPro Header eller Embedded FlashPro5 är tillgängliga för att underlätta felsökning med Identify eller SmartDebug.
Bild 1-8. Felsökning över GPIO-stift

Enhetskedja via GPIO-stift
För att stödja kedjan av flera enheter genom GPIO, har UJTAG_BYPASS-parametern måste väljas. Sedan kan TCK-, TMS- och TRSTb-signalerna främjas till toppnivåportar. Alla målprocessorer har TCK, TMS och TRSTb. Dessa visas inte nedan.
Bild 1-9. Enhetskedja genom GPIO-stift

I en grundläggande JTAG kedjan, ansluter TDO för en processor till TDI för en annan processor, och den fortsätter tills alla processorer är kedjade, på detta sätt. TDI för den första processorn och TDO för den sista processorn ansluter till JTAG programmerare kopplar ihop alla processorer. Den JTAG signaler från processorerna dirigeras till CoreJTAGDebug, där de kan kedjas. Om kedjan mellan flera enheter är klar, kommer enheten med CoreJTAGDebug blir huvudenheten.

I ett GPIO-felsökningsscenario, där en IR-kod inte allokeras till varje processor, används ett modifierat OpenOCD-skript för att välja vilken enhet som felsöks. Ett OpenOCD-skript modifieras för att välja vilken enhet som felsöks. För en Mi-V-design file finns på installationsplatsen för SoftConsole, under openocd/scripts/board/microsemi-riscv.cfg. För de andra processorerna är files finns på samma openocd-plats.
Notera:  Alternativen för felsökningskonfiguration måste också uppdateras om file döps om

Bild 1-10. Felsökningskonfiguration

Öppna användarnamn-riscv-gpio-chain.cfg, följande är ett exampläs av vad som måste ses:

Bild 1-11. MIV-konfiguration File

Följande inställningar fungerar för en enda enhet som felsöker över GPIO. För att felsöka en kedja måste ytterligare kommandon läggas till, så att enheterna som inte är felsökta sätts i bypass-läge.

För två processorer i en kedja, följande sample kommandot exekveras:

Detta möjliggör felsökning av Target softcore Processor 1 genom att sätta Target softcore Processor 0 i bypass-läge. För att felsöka Target softcore Processor 0, används följande kommando:

Notera:  Den enda skillnaden mellan dessa två konfigurationer är att källan, som anropar Microsemi RISCV-konfigurationen file (microsemi-riscv.cfg) kommer antingen först vid felsökning av Target Softcore Processor 0, eller andra vid felsökning av Target Softcore Processor 1. För fler än två enheter i kedjan, ytterligare jtag nya tappar läggs till. Till exempelample, om det finns tre processorer i en kedja, används följande kommando:

Bild 1-12. Exampfelsökningssystemet

Gränssnitt

Följande avsnitt diskuterar gränssnittsrelaterad information.

Konfigurationsparametrar

Konfigurationsalternativen för CoreJTAGFelsökning beskrivs i följande tabell. Om en annan konfiguration än standard krävs, använd dialogrutan Konfiguration i SmartDesign för att välja lämpliga värden för de konfigurerbara alternativen.
Tabell 2-1. CoreJTAGFelsökningskonfigurationsalternativ

Namn	Giltigt intervall	Standard	Beskrivning
NUM_DEBUG_TGTS	1-16	1	Antalet tillgängliga felsökningsmål via FlashPro (UJTAG_DEBUG = 0) är 1-16. Antalet tillgängliga felsökningsmål via GPIO (UJTAG_DEBUG = 1) är 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR-kod, en per felsökningsmål. Det angivna värdet måste vara unikt för detta felsökningsmål. Tunnelstyrenheten som är associerad med detta debug-målgränssnitt driver endast TDO och driver målfelsökningsgränssnittet, när innehållet i IR-registret matchar denna IR-kod.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: TGT_TRSTN_x-utgången är ansluten till en global form av UJ:s aktiv-låg URSTB-utgångTAG macro.1: TGT_TRST-utgången är internt ansluten till en global inverterad form av den aktiva-låga URSTB-utgången från UJ:nTAG makro. En extra global routingresurs förbrukas om den här parametern är inställd på 1 för något felsökningsmål.
UJTAG_GÅ FÖRBI	0-1	0	0: GPIO Debug är inaktiverat, Debug är tillgängligt via FlashPro Header eller Embedded FlashPro5.1: GPIO Debug är aktiverat, Debug är tillgängligt via en användarvald GPIO-stift på kortet.Notera:  När felsökningen görs via GPIO, körs följande felsökningskommando i SoftConsoles felsökningsalternativ: "—kommando "set FPGA_TAP N"".
UJTAG_SEC_SV	0-1	0	0: UJTAG makro väljs om UJTAG_BYPASS = 0. 1: UJTAG_SEC makro väljs om UJTAG_BYPASS= 0.Notera:  Denna parameter gäller endast PolarFire. Det vill säga FAMILJ = 26.

Signalbeskrivningar
Följande tabell listar signalbeskrivningarna för CoreJTAGFelsök.
Tabell 2-2. CoreJTAGFelsöka I/O-signaler

Namn	Giltigt intervall	Standard	Beskrivning
NUM_DEBUG_TGTS	1-16	1	Antalet tillgängliga felsökningsmål via FlashPro (UJTAG_DEBUG = 0) är 1-16. Antalet tillgängliga felsökningsmål via GPIO (UJTAG_DEBUG = 1) är 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR-kod, en per felsökningsmål. Det angivna värdet måste vara unikt för detta felsökningsmål. Tunnelstyrenheten som är associerad med detta debug-målgränssnitt driver endast TDO och driver målfelsökningsgränssnittet, när innehållet i IR-registret matchar denna IR-kod.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: TGT_TRSTN_x-utgången är ansluten till en global form av UJ:s aktiv-låg URSTB-utgångTAG macro.1: TGT_TRST-utgången är internt ansluten till en global inverterad form av den aktiva-låga URSTB-utgången från UJ:nTAG makro. En extra global routingresurs förbrukas om den här parametern är inställd på 1 för något felsökningsmål.
UJTAG_GÅ FÖRBI	0-1	0	0: GPIO Debug är inaktiverat, Debug är tillgängligt via FlashPro Header eller Embedded FlashPro5.1: GPIO Debug är aktiverat, Debug är tillgängligt via en användarvald GPIO-stift på kortet.Notera:  När felsökningen görs via GPIO, körs följande felsökningskommando i SoftConsoles felsökningsalternativ: "—kommando "set FPGA_TAP N"".
UJTAG_SEC_SV	0-1	0	0: UJTAG makro väljs om UJTAG_BYPASS = 0. 1: UJTAG_SEC makro väljs om UJTAG_BYPASS= 0.Notera:  Denna parameter gäller endast PolarFire. Det vill säga FAMILJ = 26.

Anmärkningar:

• Alla signaler i JTAG TAP-portarlistan ovan måste flyttas upp till toppnivåportar i SmartDesign.
• SEC-portarna är endast tillgängliga när UJTAG_SEC_EN är aktiverad genom CoreJTAGDebugs konfigurationsgränssnitt.
• Var särskilt försiktig när du ansluter EN_SEC-ingången. Om EN_SEC befordras till en toppnivåport (enhetsingångsstift), måste du komma åt Konfigurera I/O-tillstånd under JTAG Programmeringsdelen av Program Design i Libero-flödet och se till att I/0-tillståndet (endast utdata) för EN_SEC-porten är inställt på 1.

Registrera karta och beskrivningar

Det finns inga register för CoreJTAGFelsök.

Verktygsflöde

Följande avsnitt diskuterar verktygsflödesrelaterad information.

Licens

En licens krävs inte för att använda denna IP Core med Libero SoC.

RTL
Komplett RTL-kod tillhandahålls för kärnan och testbänkarna, vilket gör att kärnan kan instansieras med SmartDesign. Simulering, syntes och layout kan utföras inom Libero SoC.

SmartDesign
Ett example instansierade view av CoreJTAGFelsökning visas i följande figur. För mer information om hur du använder SmartDesign för att instansiera och generera kärnor, se Använda DirectCore i Libero® SoC User Guide.
Bild 4-1. SmartDesign CoreJTAGFelsökningsinstans View använder JTAG Rubrik

Bild 4-2. SmartDesign CoreJTAGFelsökningsinstans med GPIO-stift

Konfigurera CoreJTAGFelsökning i SmartDesign

Kärnan konfigureras med hjälp av konfigurationsgränssnittet i SmartDesign. Ett example av GUI visas i följande figur.
Bild 4-3. Konfigurera CoreJTAGFelsökning i SmartDesign

För PolarFire, UJTAG_SEC väljer UJTAG_SEC makro istället för UJTAG makro när UJTAG_BYPASS är inaktiverat. Det ignoreras för alla andra familjer.
Antalet felsökningsmål kan konfigureras upp till 16 felsökningsmål, med UJTAG_BYPASS inaktiverad och upp till 4 felsökningsmål, med UJTAG_BYPASS aktiverat.
UJTAG_BYPASS väljer felsökning genom UJTAG och FlashPro-huvudet, och felsökning genom GPIO-stift.
Målnummer IR-koden är JTAG IR-kod ges till felsökningsmålet. Detta måste vara ett unikt värde inom det intervall som anges i Tabell 2-1.

Simuleringsflöden

En användartestbänk tillhandahålls med CoreJTAGFelsökning. Så här kör du simuleringar:

1. Välj användarens testbänksflöde i SmartDesign.
2. Klicka på Spara och generera i rutan Generera. Välj användarens testbänk från Core Configuration GUI.

När SmartDesign genererar Libero-projektet installerar det användarens testbänk files. Så här kör du användarens testbänk:

1. Ställ in designroten till CoreJTAGFelsök instansiering i Libero designhierarkipanelen.
2. Klicka på Verifiera försyntetiserad design > Simulera i Libero Design Flow-fönstret. Detta startar ModelSim och kör simuleringen automatiskt.

Syntes i Libero

Så här kör du Synthesis:

1. Klicka på Synthesize-ikonen i Libero SoC Design Flow-fönstret för att syntetisera kärnan. Alternativt, högerklicka på alternativet Syntetisera i Design Flow-fönstret och välj Öppna interaktivt. Syntesfönstret visar Synplify®-projektet.
2. Klicka på ikonen Kör.
   Notera: För RTG4 finns det en varning som begränsar händelsetransienter (SET), som kan ignoreras eftersom denna IP endast används för utvecklingsändamål och inte kommer att användas i en strålningsmiljö.

Place-and-Route i Libero

När syntesen är klar klickar du på ikonen Plats och rutt i Libero SoC för att starta placeringsprocessen.

Enhetsprogrammering

Om UJAG_SEC-funktionen används och EN_SEC flyttas till en port på toppnivå (enhetsingångsstift), måste du komma åt Konfigurera I/O-tillstånd under JTAG Programmeringsdelen av Program Design i Libero-flödet och se till att I/0-tillståndet (endast utdata) för EN_SEC-porten är inställt på 1.

Denna konfiguration är nödvändig för att behålla åtkomst till JTAG port för omprogrammering av enheten, eftersom det definierade BSR-värdet (Boundary Scan Register) åsidosätter alla externa logiska nivåer på EN_SEC under omprogrammering.

Systemintegration

Följande avsnitt diskuterar systemintegrationsrelaterad information.

Systemnivådesign för IGLOO2/RTG4

Följande figur visar designkraven för att utföra JTAG felsökning av en softcore-processor, placerad i tyget från SoftConsole till JTAG gränssnitt för IGLOO2- och RTG4-enheter.
Bild 5-1. RTG4/IGLOO2 JTAG Debug design

Systemnivådesign för SmartFusion2

Följande figur visar designkraven för att utföra JTAG felsökning av en softcore-processor, placerad i tyg från SoftConsole till JTAG gränssnitt för SmartFusion2-enheter.
Bild 5-2. SmartFusion2 JTAG Debug design

UJTAG_SEC

För PolarFire-familjen av enheter tillåter denna utgåva användaren att välja mellan UJTAG och UJTAG_SEC, UJTAG_SEC_EN parameter i GUI kommer att användas för att välja vilken som önskas.

Följande figur visar ett enkelt diagram som representerar de fysiska gränssnitten för UJTAG/UJTAG_SEC i PolarFire.

Bild 5-3. PolarFire UJTAG_SEC Makro

Designbegränsningar

Designen med CoreJTAGDebug kräver att applikationen följer begränsningarna, i designflödet, för att tillåta timinganalys att användas på TCK-klockdomänen.

Så här lägger du till begränsningarna:

1. Om Enhanced Constraint-flödet i Libero v11.7 eller högre används, dubbelklicka på Constraints > Manage Constraints i DesignFlow-fönstret och klicka på fliken Timing.
2. På fliken Timing i fönstret Constraint Manager klickar du på Ny för att skapa en ny SDC file, och namnge file. Designbegränsningarna inkluderar klockkällans begränsningar som kan anges i denna tomma SDC file.
3. Om klassiska begränsningsflöden i Libero v11.7 eller högre används, högerklickar du på Skapa begränsningar > Tidsbegränsning i Design Flow-fönstret och klickar sedan på Skapa ny begränsning. Det skapar en ny SDC file. Designbegränsningarna inkluderar klockkällans begränsningar, som anges i denna tomma SDC file.
4. Beräkna TCK-perioden och halvperioden. TCK är inställt på 6 MHz när felsökning görs med FlashPro, och är inställt på en maximal frekvens på 30 MHz när felsökning stöds av FlashPro5. När du har slutfört detta steg anger du följande begränsningar i SDC file:
   skapa_klocka -namn { TCK } \
   • period TCK_PERIOD \
   • waveform { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ]
     Till exempelample, tillämpas följande begränsningar för en design som använder en TCK-frekvens på 6 MHz.
     skapa_klocka -namn { TCK } \
   • period 166.67 \
   • vågform { 0 83.33 } \ [ get_ports { TCK } ]
5. Associera alla begränsningar files med Synthesis, Place-and-Route och Timing Verificationstages i Constraint Manager > Fliken Timing. Detta slutförs genom att markera de relaterade kryssrutorna för SDC files där begränsningarna angavs

Revisionshistorik

Portnamn	Bredd	Riktning	Beskrivning
JTAG TAP-portar
TDI	1	Input	Testa data in. Seriell datainmatning från TAP.
TCK	1	Input	Testklocka. Klockkälla till alla sekventiella element inom CoreJTAGFelsök.
TMS	1	Input	Välj testläge.
TDO	1	Produktion	Testa data ut. Seriell datautmatning till TAP.
TRSTB	1	Input	Teståterställning. Aktiv låg återställningsingång från TAP.
JTAG Mål X-portar
TGT_TDO_x	1	Input	Testa data från felsökningsmål x till TAP. Anslut till mål-TDO-porten.
TGT_TCK_x	1	Produktion	Testa klockutgången för att felsöka mål x. TCK befordras till ett globalt nät med låg skevhet internt inom CoreJTAGFelsök.
TGT_TRST_x	1	Produktion	Active-High Test Reset. Används endast när TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x	1	Produktion	Aktiv-låg teståterställning. Används endast när TGT_ACTIVE_HIGH_RESET_x =0
TGT_TMS_x	1	Produktion	Testläge Välj utgång för att felsöka mål x.
TGT_TDI_x	1	Produktion	Testa data in. Seriell datainmatning från felsökningsmål x.
UJTAG_BYPASS_TCK_x	1	Input	Testa klockingång för att felsöka mål x från GPIO-stift.
UJTAG_BYPASS_TMS_x	1	Input	Testläge Välj för att felsöka mål x från GPIO-stift.
UJTAG_BYPASS_TDI_x	1	Input	Testa data in, seriell data för att felsöka mål x från GPIO-stift.
UJTAG_BYPASS_TRSTB_x	1	Input	Teståterställning. Återställ ingången för att felsöka mål x från GPIO-stiftet.
UJTAG_BYPASS_TDO_x	1	Produktion	Testa data ut, seriella data från felsökningsmål x från GPIO-stift.
SEC-portar
SV_SEC	1	Input	Aktiverar säkerhet. Gör det möjligt för användardesignen att åsidosätta den externa TDI- och TRSTB-ingången till TAP.Försiktighet: Var särskilt försiktig när du ansluter denna port. Se anteckningen nedan och Enhetsprogrammering för mer information.
TDI_SEC	1	Input	Åsidosättande av TDI-säkerhet. Åsidosätter den externa TDI-ingången till TAP när EN_SEC är HÖG.
TRSTB_SEC	1	Input	Åsidosättande av TRSTB-säkerhet. Åsidosätter den externa TRSTB-ingången till TAP när SEC_EN är HÖG.
UTRSTB	1	Produktion	Testa Reset Monitor
UTMS	1	Produktion	Testläge Välj Monitor

Mikrochippet Webplats

Microchip tillhandahåller onlinesupport via vår webplats på www.microchip.com/. Detta webwebbplats används för att göra files och information lätt tillgänglig för kunder. En del av det tillgängliga innehållet inkluderar:

• Produktsupport – Datablad och errata, ansökningsnoteringar och sample-program, designresurser, användarhandböcker och hårdvarustöddokument, senaste programvaruversioner och arkiverad programvara
• Allmän teknisk support – Vanliga frågor (FAQs), teknisk supportförfrågningar, diskussionsgrupper online, medlemslista för Microchip-designpartnerprogram
• Microchips verksamhet – Produktväljare och beställningsguider, senaste pressmeddelanden från Microchip, lista över seminarier och evenemang, listor över Microchips försäljningskontor, distributörer och fabriksrepresentanter

Produktändringsmeddelandetjänst

Microchips meddelandetjänst för produktändringar hjälper till att hålla kunderna uppdaterade om Microchips produkter. Prenumeranter kommer att få e-postmeddelanden närhelst det finns ändringar, uppdateringar, revideringar eller fel relaterade till en specificerad produktfamilj eller utvecklingsverktyg av intresse.

För att registrera dig, gå till www.microchip.com/pcn och följ registreringsinstruktionerna Customer Support  Användare av Microchip-produkter kan få hjälp via flera kanaler:

• Distributör eller representant
• Lokalt försäljningskontor
• Embedded Solutions Engineer (ESE) Teknisk support Kunder bör kontakta sin distributör, representant eller ESE för support. Lokala försäljningskontor finns också tillgängliga för att hjälpa kunder. En lista över försäljningskontor och platser ingår i detta dokument.

Teknisk support är tillgänglig via webwebbplats på: www.microchip.com/support

Mikrochip-enheter kodskyddsfunktion

Observera följande detaljer om kodskyddsfunktionen på Microchip-enheter:

• Microchip-produkter uppfyller specifikationerna i deras specifika Microchip-datablad.
• Microchip anser att dess familj av produkter är säkra när de används på avsett sätt och under normala förhållanden.
• Det finns oärliga och möjligen olagliga metoder som används i försök att bryta mot kodskyddsfunktionerna i Microchip-enheterna. Vi tror att dessa metoder kräver att Microchip-produkterna används på ett sätt som inte fungerar som de operativa specifikationerna i Microchips datablad. Försök att bryta mot dessa kodskyddsfunktioner kan sannolikt inte utföras utan att bryta mot Microchips immateriella rättigheter.
• Microchip är villiga att arbeta med alla kunder som är oroade över integriteten hos dess kod.
• Varken Microchip eller någon annan halvledartillverkare kan garantera säkerheten för sin kod. Kodskydd betyder inte att vi garanterar att produkten är "okrossbar". Kodskyddet utvecklas ständigt. Vi på Microchip är engagerade i att kontinuerligt förbättra kodskyddsfunktionerna i våra produkter. Försök att bryta mot Microchips kodskyddsfunktion kan vara ett brott mot Digital Millennium Copyright Act. Om sådana handlingar tillåter obehörig åtkomst till din programvara eller annat upphovsrättsskyddat verk kan du ha rätt att väcka talan om befrielse enligt den lagen.

Rättsligt meddelande

Informationen i denna publikation tillhandahålls endast i syfte att designa med och använda Microchip-produkter. Information om enhetsapplikationer och liknande tillhandahålls endast för din bekvämlighet och kan ersättas av uppdateringar. Det är ditt ansvar att se till att din ansökan uppfyller dina specifikationer.
DENNA INFORMATION TILLHANDAHÅLLS AV MICROCHIP "I BEFINTLIGT SKICK". MIKROCHIP GER INGEN REPRESSENTATION
ELLER GARANTIER AV NÅGOT SLAG OAVSETT ELLER UNDERFÖRSTÅDDA, SKRIFTLIGA ELLER MUNTLIGA, LAGSTAD
ELLER PÅ ANNAT SÄTT RELATERAT TILL INFORMATIONEN INKLUSIVE MEN INTE BEGRÄNSAT TILL NÅGON UNDERFÖRSTÅDAD
GARANTIER OM ICKE-INTRÄDE, SÄLJARENS Förmåga OCH LÄMPLIGHET FÖR ETT SÄRSKILT ÄNDAMÅL ELLER GARANTIER RELATERADE TILL DETS SKICK, KVALITET ELLER PRESTANDA. UNDER INGA OMSTÄNDIGHETER KOMMER MICROCHIP ANSVARIGT FÖR NÅGON INDIREKTA, SÄRSKILDA, STRAFFANDE, OAVSIKTLIGA ELLER FÖLJDFÖLJDER, SKADA, KOSTNADER ELLER KOSTNADER AV NÅGOT SLAG SOM HELST SAMMANFATTAR TILL INFORMATIONEN ELLER DESS ANVÄNDNING, OM DET HELST ORSAKADE MICROCHIP, ELLER ÄR SKADARNA FÖRUTSÅBARA. I FULLSTÄNDIG UTSTRÄCKNING SOM TILLÅTS AV LAGEN KOMMER MICROCHIPS TOTALA ANSVAR PÅ ALLA ANSVAR PÅ NÅGOT SÄTT relaterade till INFORMATIONEN ELLER DESS ANVÄNDNING INTE ÖVERSKRIVA BELÖPET AV AVGIFTER, OM NÅGRA, SOM DU HAR BETALAT DIREKT FÖR INFORMATIONOCHIPEN. Användning av Microchip-enheter i livsuppehållande och/eller säkerhetsapplikationer sker helt och hållet på köparens risk, och köparen samtycker till att försvara, gottgöra och hålla Microchip ofarligt från alla skador, anspråk, stämningar eller utgifter som härrör från sådan användning. Inga licenser överförs, vare sig underförstått eller på annat sätt, under några Microchips immateriella rättigheter om inte annat anges.

AMERIKA	ASIEN/Stillahavsområdet	ASIEN/Stillahavsområdet	EUROPA
Företagskontor2355 West Chandler Blvd. Chandler, AZ 85224-6199Tel: 480-792-7200Fax: 480-792-7277Teknisk support: www.microchip.com/support Web Adress: www.microchip.com AtlantaDuluth, GATel: 678-957-9614Fax: 678-957-1455Austin, TXTel: 512-257-3370Boston Westborough, MA Tel: 774-760-0087Fax: 774-760-0088ChicagoItasca, ILTel: 630-285-0071Fax: 630-285-0075DallasAddison, TXTel: 972-818-7423Fax: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TXTel: 281-894-5983Indianapolis Noblesville, IN Tel: 317-773-8323Fax: 317-773-5453Tel: 317-536-2380Los Angeles Mission Viejo, CA Tel: 949-462-9523Fax: 949-462-9608Tel: 951-273-7800Raleigh, NCTel: 919-844-7510New York, NYTel: 631-435-6000San Jose, CATel: 408-735-9110Tel: 408-436-4270Kanada – TorontoTel: 905-695-1980Fax: 905-695-2078	Australien – SydneyTel: 61-2-9868-6733Kina – PekingTel: 86-10-8569-7000Kina – ChengduTel: 86-28-8665-5511Kina – ChongqingTel: 86-23-8980-9588Kina – DongguanTel: 86-769-8702-9880Kina – GuangzhouTel: 86-20-8755-8029Kina – HangzhouTel: 86-571-8792-8115Kina – Hong Kong SARTel: 852-2943-5100Kina – NanjingTel: 86-25-8473-2460Kina – QingdaoTel: 86-532-8502-7355Kina – ShanghaiTel: 86-21-3326-8000Kina – ShenyangTel: 86-24-2334-2829Kina – ShenzhenTel: 86-755-8864-2200Kina – SuzhouTel: 86-186-6233-1526Kina – WuhanTel: 86-27-5980-5300Kina – XianTel: 86-29-8833-7252Kina – XiamenTel: 86-592-2388138Kina – ZhuhaiTel: 86-756-3210040	Indien – BangaloreTel: 91-80-3090-4444Indien – New DelhiTel: 91-11-4160-8631Indien - PuneTel: 91-20-4121-0141Japan – OsakaTel: 81-6-6152-7160Japan – TokyoTel: 81-3-6880- 3770Korea – DaeguTel: 82-53-744-4301Korea – SeoulTel: 82-2-554-7200Malaysia - Kuala LumpurTel: 60-3-7651-7906Malaysia – PenangTel: 60-4-227-8870Filippinerna – ManilaTel: 63-2-634-9065SingaporeTel: 65-6334-8870Taiwan – Hsin ChuTel: 886-3-577-8366Taiwan – KaohsiungTel: 886-7-213-7830Taiwan – TaipeiTel: 886-2-2508-8600Thailand – BangkokTel: 66-2-694-1351Vietnam – Ho Chi MinhTel: 84-28-5448-2100	Österrike – WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Danmark – KöpenhamnTel: 45-4485-5910Fax: 45-4485-2829Finland – EsboTel: 358-9-4520-820Frankrike – ParisTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Tyskland – GarchingTel: 49-8931-9700Tyskland – HaanTel: 49-2129-3766400Tyskland – HeilbronnTel: 49-7131-72400Tyskland – KarlsruheTel: 49-721-625370Tyskland – MünchenTel: 49-89-627-144-0Fax: 49-89-627-144-44Tyskland – RosenheimTel: 49-8031-354-560Israel – Ra'ananaTel: 972-9-744-7705Italien – MilanoTel: 39-0331-742611Fax: 39-0331-466781Italien – PadovaTel: 39-049-7625286Nederländerna – DrunenTel: 31-416-690399Fax: 31-416-690340Norge – TrondheimTel: 47-72884388Polen – WarszawaTel: 48-22-3325737Rumänien – BukarestTel: 40-21-407-87-50Spanien - MadridTel: 34-91-708-08-90Fax: 34-91-708-08-91Sverige – GöteborgTel: 46-31-704-60-40Sverige – StockholmTel: 46-8-5090-4654Storbritannien – WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820